CMOS電路三態(tài)門概念原理應(yīng)用詳解-KIA MOS管
信息來(lái)源：本站 日期：2023-04-27
三態(tài)門-概念
三態(tài)門輸出電路除了有高低電平兩個(gè)狀態(tài)之外，還有第三個(gè)狀態(tài)--Hi-Z高阻態(tài)；
三態(tài)門-電路原理
三態(tài)門-應(yīng)用
a.雙向傳輸
在verilog我們使用inout的端口時(shí)，常常會(huì)使用這樣的語(yǔ)句:assing out = en ? out_tmp : 1'bz;其含義是當(dāng)en=1時(shí)，輸出接口輸出具體電平out_tmp，en=0時(shí)則當(dāng)作輸入接口使用，賦值為Hi-Z態(tài)，允許外部信號(hào)的拉低或者拉高；
電路結(jié)構(gòu)如下圖
b.總線結(jié)構(gòu)
電路結(jié)構(gòu)：
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號(hào)金中環(huán)國(guó)際商務(wù)大廈2109
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來(lái)源其它出處，如有侵權(quán)，請(qǐng)聯(lián)系刪除。
